(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2002 年3 月7 日 (07.03.2002)

PCT

(10) 国際公開番号 WO 02/19518 A1

(51) 国際特許分類7:

H03F 1/02, 1/32

(21) 国際出願番号:

PCT/JP00/05799

(22) 国際出願日:

2000年8月28日(28.08.2000)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(71) 出願人 /米国を除く全ての指定国について): 三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒100-8310 東京都千代田区丸の内 二丁目2番3号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人/米国についてのみ): 森 一富(MORI, Kazutomi) [JP/JP]. 新庄真太郎 (SHINJO, Shintarou) [JP/JP]. 池田幸夫 (IKEDA, Yukio) [JP/JP]; 〒100-8310 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 Tokyo (JP).

- (74) 代理人: 田澤博昭, 外(TAZAWA, Hiroaki et al.); 〒 100-0013 東京都干代田区霞が関三丁目7番1号 大東ビル7階 Tokyo (JP).
- (81) 指定国 (国内): CN, JP, KR, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: MULTISTAGE AMPLIFIER

(54) 発明の名称: 多段増幅器



(57) Abstract: The bias condition on one or more of the amplifiers except the last-stage amplifier is set in consideration of the relationship between the idle current and saturation current.

(57) 要約:

最終段以外の増幅器のうち、少なくとも1つ以上の増幅器のバイアス 条件をアイドル電流と飽和電流の関係を考慮して設定する。



WO 02/19518 A1

明細書

多段增幅器

技術分野

この発明は、衛星通信、地上マイクロ波通信、移動体通信等に使用され、ひずみに対する仕様を満足する準線形の多段増幅器に関するものである。

背景技術

一般に、衛星通信、地上マイクロ波通信、移動体通信等に使用される 多段増幅器は、デジタル変調方式が用いられることや、マルチキャリア 共通増幅が行われることにより、低ひずみであることが求められる。

また、同時に増幅器は、無線機器の中で最も消費電力が大きい機器に属するため、高効率で低消費電力であることが求められる。そのため、ひずみ補償回路を用いて増幅器のひずみ特性を改善することにより、飽和領域近くでの動作を可能にして、高効率で動作させる必要がある。

第1図は例えば特開昭60-157305号公報に示された従来の多段増幅器を示す構成図であり、図において、1は入力端子、2は増幅器3のひずみを補償するひずみ補償回路、3は1段もしくは多段で構成される増幅器、4は出力端子、5は入力信号のひずみ量を調整するバイアス回路を内蔵した増幅器、6はアイドル電流Idoが0.1Idss~0.75Idssの範囲に設定されたガリウムヒ素(GaAs)電界効果トランジスタ(FET)である。ただし、IdssはGaAsFET6の飽和電流である。7は入力信号の信号レベルを調整する減衰器である。

次に動作について説明する。

増幅器3により増幅される信号は、増幅器3の利得特性(AM-AM特性)及び位相特性(AM-PM特性)が非線形となることによってひずみが生じる。

増幅器3のAM-AM特性は、入力電力又は出力電力に対して利得が減少し、AM-PM特性は、入力電力又は出力電力に対して位相が進むのが一般的である。

したがって、増幅器 3 の A M - A M 特性及び A M - P M 特性と逆となるひずみ特性をひずみ補償回路 2 が発生できれば、入力信号のひずみを補償することができる。

ここで、第2図はAM-AM特性及びAM-PM特性のアイドル電流 Ido依存性を示す説明図である。

第2図に示すように、バイアス条件をA級からAB級にすることによ り、位相特性は出力電力に対して、進む特性から遅れる特性となること が分かる。

従来例においては、バイアス条件をアイドル電流 Ido=0.1Id $ss\sim0.75Idss$ の範囲に設定している。アイドル電流 Ido0 上限である 0.75Idss以下においては、出力電力に対して位相が遅れる特性が得られる。一方、下限である 0.1Idss以上では、利得特性が出力電力に対して利得が増加せず、ほぼ一定の特性が得られる

したがって、パイアス条件をアイドル電流 $Ido=0.1Idss\sim0.75Idss$ の範囲に設定するバイアス回路を内蔵した増幅器 5 は、出力電力に対して利得がほぼ一定である AM-AM特性と、位相特性が遅れる AM-PM特性を有することになる。

よって、バイアス回路を内蔵した増幅器5を含むひずみ補償回路2は

、出力電力に対して利得がほぼ一定であって、位相特性が遅れる特性となるため、ひずみ補償対象の増幅器3の利得特性を劣化することなく、 位相特性のみを改善することができる。

なお、ひずみ補償回路2に複数のバイアス回路を内蔵した増幅器5と減衰器7が含まれているので、ひずみ補償回路2の特性を、増幅器3の逆の特性となるように適宜調整することが可能である。

従来の多段増幅器は以上のように構成されているので、ひずみ補償回路2が減衰器7を含む関係上、ひずみ補償回路2が大型化し、また、ひずみ補償回路2の利得が低くなる課題があった。また、ひずみとして位相特性のみを改善しているため、利得特性まで含めた大きなひずみ補償効果を得ることができない課題があった。

この発明は上記のような課題を解決するためになされたもので、大型 化や利得の減少を招くことなく、大きなひずみ補償効果を得ることがで きる多段増幅器を得ることを目的とする。

発明の開示

この発明に係る多段増幅器は、最終段以外の増幅器のうち、少なくとも 1 つ以上の増幅器のバイアス条件をアイドル電流と飽和電流の関係を 考慮して設定するようにしたものである。

このことによって、大型化や利得の減少を招くことなく、大きなひず み補償効果を得ることができる効果がある。

この発明に係る多段増幅器は、アイドル電流が飽和電流の10分の1 未満になるように増幅器のバイアス条件を設定するようにしたものである。

このことによって、大きなひずみ補償効果を得ることができる効果が ある。 この発明に係る多段増幅器は、最終段の増幅器のゲート幅と、アイドル電流が飽和電流の10分の1未満になるようにバイアス条件が設定された増幅器のゲート幅とが所定の条件を満足するように、その増幅器のゲート幅を設定するようにしたものである。

このことによって、高効率な低ひずみ多段増幅器を実現することができる効果がある。

この発明に係る多段増幅器は、最終段の増幅器のゲート幅をWgn、アイドル電流が飽和電流の10分の1未満になるようにバイアス条件が設定されたi段目の増幅器のゲート幅をWgi、(i+1)段目の増幅器から最終段の増幅器までの利得をGとすると、下記の関係式を満足するように、i段目の増幅器のゲート幅を設定するようにしたものである。

関係式:Wgi>2.4×Wgn/G

このことによって、多段増幅器の効率を高めることができる効果がある。

図面の簡単な説明

第1図は従来の多段増幅器を示す構成図である。

第2図はAM-AM特性及びAM-PM特性のアイドル電流Ido依存性を示す説明図である。

第3図はこの発明の実施の形態1による多段増幅器を示す構成図である。

第4図はAM-AM特性及びAM-PM特性のアイドル電流Ido依存性を示す説明図である。

第5図はひずみ補償の原理を説明する説明図である。

第6図は多段増幅器全体での利得特性及び位相特性とひずみ特性を示

WO 02/19518 PCT/JP00/05799

5

す説明図である。

発明を実施するための最良の形態

以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。 実施の形態1.

第3図はこの発明の実施の形態1による多段増幅器を示す構成図であり、図において、11は入力端子、12はGaAsFETやHEMT(High Electron Mobility Transistor)などの増幅素子の他、ゲートバイアス回路,ドレインバイアス回路や整合回路などから構成される1段目増幅器、13は1段目増幅器12と同様の2段目増幅器、15は2段目増幅器14と最終段増幅器16間の端子、16は1段目増幅器12と同様の最終段増幅器である。

ただし、1段目増幅器12のバイアス条件として、アイドル電流Idoが飽和電流Idssの10分の1未満になるように設定されている。 次に動作について説明する。

第4図はAM-AM特性及びAM-PM特性のアイドル電流Ido依存性を示す説明図である。

測定した増幅素子はゲート幅2.1mmのGaAsHEMTであり、周波数1.95GHzにおいて評価した結果である。その結果、アイドル電流を小さくして、Ido<0.1Idssとすることにより、入力電力に対して利得が一旦増加したのち減少する利得特性が得られることが分かる。また、アイドル電流を小さくし、B級動作に近づけることにより、入力電力に対して位相が遅れる位相特性が得られることも分かる

したがって、1段目増幅器12のバイアス条件として、アイドル電流 I d o を 0 . 1 I d s s 未満に設定すると、1段目増幅器12は入力電力に対して、利得が一旦増加した後減少し、位相特性が遅れる特性が得られる。バイアス級をB級に近づけるにしたがって、上記の特性が得られる原因は以下の通りである。

バイアス条件がA級の場合には、相互コンダクタンスgmが入力電力に対して単調に減少するため利得が単調に減少するが、バイアス条件がB級に近づくと、トランジスタの相互コンダクタンスgmが一旦増加した後減少する特性となる。

次に、1段目増幅器12のバイアス条件をアイドル電流 Ido<0. 1 Idssとすることにより、最終段増幅器16のひずみを補償できる原理について説明する。

まず、入力電力、出力電力、利得及び位相を第5図(a)のように定義する。1段目増幅器12の入力電力をPin1、出力電力をPout 1、利得をGain1、位相をPhase1とする。2段目増幅器14の入力電力をPin2、出力電力をPout2、利得をGain2、位相をPhase2とする。最終段増幅器16の入力電力をPin3、出力電力をPout3、利得をGain3、位相をPhase3とする。多段増幅器全体の入力電力をPin、出力電力をPout、利得をGain、位相をPhaseとする。

多段増幅器の利得はGain=Gain1×Gain2×Gain3で与えられ、位相はPhase=Phase1+Phase2+Phase3で与えられる。

第 3 図(b-1)は 1 段目増幅器 1 2 のバイアス条件が I d o>0. 7 5 I d s s の場合の利得特性と位相特性を示し、第 3 図(b-2)は 1 段目増幅器 1 2 のバイアス条件が I d o=0. $1\sim0$. 7 5 I d s s

の場合の利得特性と位相特性を示し、第3図(b-3)は1段目増幅器12のバイアス条件がIdo<0. 1Idssの場合の利得特性と位相特性を示している。なお、図中、1点鎖線は各段増幅器の動作出力レベルを示している。

ひずみ特性に対する仕様がある多段増幅器においては、一般的に2段目増幅器14の動作レベルは(第5図(c)を参照)、最終段増幅器16の動作レベルと比較して(第5図(d)を参照)、2段目増幅器14でのひずみが最終段増幅器16のひずみよりも小さくなるようにバックオフを多くしている。通常は2~3dB程度バックオフを大きくしている。

1段目増幅器 1 2 のバイアス条件は、一般的には最終段増幅器 1 6 と同じバイアス条件となるため、第 5 図 (b-1) のようになる。 2 段目増幅器 1 4 の場合と同様に 1 段目増幅器 1 2 の動作レベルは、最終段増幅器 1 6 の動作レベルと比較して、バックオフを多くしている。

次に、上述した従来例(ひずみ補償回路)のバイアス条件の場合は第3図(b-2)となる。入力電力に対して利得特性がほぼ一定で推移した後、飽和により利得が減少する。位相特性は入力電力に対して位相が遅れる特性を有している。

最後に、第3図(b-3)はこの実施の形態1の場合における1段目 増幅器12のバイアス条件である。1段目増幅器12の特性は、入力電力に対して利得が一旦増加した後減少し、位相が遅れる特性を有する。1段目増幅器12の動作レベルはいずれの場合も利得が減少する点よりも小さいレベルに設定される。

第6図(a)は1段目増幅器12が上記バイアス条件の場合における 多段増幅器全体での利得特性と位相特性を示し、第6図(b)は相互変 調ひずみ(IMD:Inter Modulation Distor tion) や隣接チャンネル漏洩電力 (ACPR: Adjacent Channel Leakage Power Ratio) やNPR (Noise Power Ratio) 等のひずみ特性を模式的に示している。

図において、実線は1段目増幅器12のパイアス条件がIdo>0. 75 Idsso場合、破線はIdo=0. $1\sim0$. 75 Idsso場合、点線はIdo<0. 1 Idsso場合である。

まず、従来例の場合(破線の $Ido=0.1\sim0.75Idss$ の場合)について説明する。

第6図(a)より、利得特性は通常の実線の場合と比較して変っていないが、位相特性は1段目増幅器12によってひずみ補償が実施され、位相特性が改善されていることが分かる。このことより、ひずみの特性としては第6図(b)に示すように、出力電力に対して広いダイナミックレンジに渡って改善されていることが分かる。

第6図(b)において、ひずみ特性に対する仕様値を1点鎖線の水平線で表すと、1点鎖線の垂直線で表したひずみ特性を満足した出力動作レベルが大きくなることが分かる。

以上より、1段目増幅器12のアイドル電流を $Ido=0.1\sim0.75$ Idssとすることにより、位相特性のみを改善するひずみ補償を行うことができる。

第6図(a)より、位相特性はIdo=0.1~0.75 Idssの場合と同様に1段目増幅器12によってひずみ補償が実施され、位相特性が改善されていることが分かる。利得特性については、動作レベルにおいて、1段目増幅器12が出力電力に対して利得が増加する特性を有

するため、動作レベル付近である利得が減少に転じる変曲点は、通常の 実線の場合と比較して出力レベルが大きい方へ移動している。したがっ て、利得特性についても、動作レベルにおいてはひずみ補償が実施され 、改善されていることが分かる。ただし、出力レベルが小さいレベルに おいては、逆に利得が増加する特性となるため、利得特性のひずみが劣 化している。

第6図(b)に示すひずみ特性で考察すると、ひずみ特性に対する仕様値を1点鎖線の水平線で表すと、1点鎖線の垂直線で表したひずみ特性を満足する出力動作レベルは、通常のI dss>0.75I dssの場合及び従来例の場合のI do=0.1~0.75I dssの場合と比較して大きくなることが分かる。

したがって、従来例の場合よりも更にひずみが補償されていることが 分かる。一方、出力レベルが小さい場合には、ひずみ特性は通常の場合 と比較して劣化しているが、ひずみ特性の仕様値は満足している。よっ て、出力レベルが小さい場合に、ひずみ特性の仕様値は満足する範囲で 、1段目増幅器のバイアス条件をIdo<0.1Idssとすることに より、位相特性だけでなく、利得特性も同時にひずみ補償することがで き、さらに低ひずみな特性を実現することが可能である。

また、この構成においては減衰器等を必要とせず、通常の多段増幅器 と同じ構成でバイアス条件のみが変化しているため、小型のひずみ補償 回路を実現することができる。また、各段の増幅器の利得を減少するこ となく活用することが可能である。

なお、この実施の形態 1 の低ひずみ多段増幅器は、 3 段増幅器の場合であり、かつ、 1 段目増幅器のみバイアス条件を 1 d o < 0 . 1 1 d s s とするものについて示したが、増幅器の段数は 3 段に限らず、また、バイアス条件を 1 d o < 0 . 1 1 d s s s とする増幅器も 1 段目に限らず

、また、複数段に対して設定しても同様の効果が得られる。

実施の形態2.

上記実施の形態1では、1段目増幅器12のトランジスタのゲート幅 Wg1については特に言及していないが、最終段増幅器16のトランジ スタのゲート幅Wg3との関係で下記のように設定してもよい。

Wg1>2.4×Wg3/(Gain2×Gain3) 具体的には次の通りである。

バイアス条件が I d o < 0. 1 I d s s に設定された 1 段目増幅器 1 2 の動作レベルは、通常の場合と同様に最終段増幅器 1 6 の動作レベルと比較して、 3 d B 程度バックオフを多くしたレベルに設定される。

しかし、バイアス条件が I do < 0. 1 I ds s に設定された場合には、通常のバイアス条件の場合と比較して、飽和出力電力が 1 d B 程度減少してしまう。そのため、I do < 0. 1 I ds s に設定された 1 段目増幅器 1 2 において、I do > 0. 7 5 I ds s の場合と同じバックオフを維持するためには、通常のバイアス条件の場合と比較して、1 d B 程度大きなゲート幅のトランジスタを用いる必要がある。

通常のバイアス条件の1段目増幅器12のトランジスタのゲート幅は、最終段増幅器16のトランジスタのゲート幅をWg3とした場合、2段目増幅器14以降の利得はGain2×Gain3であるため、Wg1>2×Wg3/(Gain2×Gain3)で与えられる(3dBは2倍である)。したがって、Ido<0.1Idssに設定された場合には、さらに1・2倍(1dBは1・2倍である)した、Wg1>2・4×Wg3(Gain2×Gain3)とすれば、1段目増幅器12の動作レベルは十分なバックオフを有したレベルとなるため、最終段増幅器16をひずみ補償し、ひずみ特性を改善することが可能となる。

これにより、さらに低ひずみな特性を実現し、高効率な低ひずみ多段 増幅器を実現することができる。また、この構成においては減衰器等を 必要とせず、通常の多段増幅器と同じ構成でバイアス条件のみが変化し ているため、小型のひずみ補償回路を実現することができる。また、各 段の増幅器の利得を減少することなく活用することが可能である。

なお、この実施の形態2の低ひずみ多段増幅器は、3段増幅器の場合であり、かつ、1段目増幅器12のみバイアス条件をIdo<0.1Idssとし、ゲート幅をWg1>2.4×Wg3/(Gain2×Gain3)としたものについて示したが、増幅器の段数は3段に限らず、また、バイアス条件及びゲート幅を上記設定とする増幅器も1段目に限らず、また、複数段に対して設定しても同様の効果が得られる。


産業上の利用可能性


以上のように、この発明に係る多段増幅器は、大きなひずみ補償効果を得ることが必要な衛星通信、地上マイクロ波通信、移動体通信などに用いるのに適している。

請求の範囲


- 1. 複数の増幅器が直列に接続されている多段増幅器において、最終段以外の増幅器のうち、少なくとも1つ以上の増幅器のバイアス条件をアイドル電流と飽和電流の関係を考慮して設定することを特徴とする多段増幅器。
- 2. アイドル電流が飽和電流の10分の1未満になるように増幅器のバイアス条件を設定することを特徴とする請求の範囲第1項記載の多段増幅器。
- 3. 最終段の増幅器のゲート幅と、アイドル電流が飽和電流の10分の 1未満になるようにバイアス条件が設定された増幅器のゲート幅とが所 定の条件を満足するように、その増幅器のゲート幅を設定することを特 徴とする請求の範囲第2項記載の多段増幅器。
- 4. 最終段の増幅器のゲート幅をWgn、アイドル電流が飽和電流の10分の1未満になるようにバイアス条件が設定されたi段目の増幅器のゲート幅をWgi、(i+1)段目の増幅器から最終段の増幅器までの利得をGとすると、下記の関係式を満足するように、i段目の増幅器のゲート幅を設定することを特徴とする請求の範囲第3項記載の多段増幅器。


関係式:Wgi>2.4×Wgn/G







第3図





第5図





INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/05799

A 07.40	CVIVO						
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H03F1/02, H03F1/32							
According to International Patent Classification (IPC) or to both national classification and IPC							
	OS SEARCHED						
Minimum documentation searched (classification system followed by classification symbols) Int.Cl. H03F1/02-1/40							
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2000 Kokai Jitsuyo Shinan Koho 1971-2000 Toroku Jitsuyo Shinan Koho 1994-2000							
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)							
	MENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where a	ppropriate, of the relevan	nt passages	Relevant to claim No.			
Ÿ	US 4532477 A (AT&T Bell Labora 30 July, 1985 (30.07.85) & JP 60-157305 A & CA 12014	• •	ĺ	2			
X A	JP 6-69731 A (Mitsubishi Elect 11 March, 1994 (11.03.94) (Family: none)	ric Corporatio	n),	1,2 3			
X A	JP 7-245529 A (Nippon Telegr. 19 September, 1995 (19.09.95) (Family: none)	& Teleph. Corp	. <ntt>),</ntt>	1 2			
Y A	JP 2000-183663 A (NEC Corporation), 30 June, 2000 (30.06.2000), (Family: none)			1-3			
Y	US 5815038 A (Mitsubishi Denki Kabushiki Kaisha), 29 September, 1998 (29.09.98) & DE 19616803 A & FR 2733646 A & JP 09-162656 A		1-2				
	documents are listed in the continuation of Box C.	See patent family	y annex.	7			
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed Date of the actual completion of the international search 21 September, 2000 (21.09.00)		"X" document of partic considered novel o step when the docu document of partic considered to invol combined with one combination being document member	i published after the international filing date or and not in conflict with the application but cited to a principle or theory underlying the invention articular relevance; the claimed invention cannot be cell or cannot be considered to involve an inventive document is taken alone articular relevance; the claimed invention cannot be involve an inventive step when the document is one or more other such documents, such sing obvious to a person skilled in the art other of the same patent family the international search report over, 2000 (03.10.00)				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer					
Facsimile No.		Telephone No.					

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl ⁷ H03F1/02, H03F1/32						
B. 調査を行った分野 調査を行った最小限資料(国際特許分類(I P C)) Int. Cl' H03F1/02-1/40						
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1926-1996年 日本国公開実用新案公報 1971-2000年 日本国実用新案登録公報 1996-2000年 日本国登録実用新案公報 1994-2000年						
国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)						
C BRiefe L	e 1 may b 1, we shall					
C. 関連する 引用文献の	ると認められる文献		関連する			
カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	請求の範囲の番号			
$\frac{X}{Y}$	US, 4532477, A (AT&T Be	ll Laboratories) 3 O. 7	<u>1</u>			
Y	月. 1985 (30. 07. 85) & A&CA, 1201492, A	&JP, 60-157305,	2			
$\frac{X}{A}$	JP,6-69731,A(三菱電板 94(11.03.94),ファミリ		1, 2 3			
<u>X</u> A	JP, 7-245529, A (日本電月, 1995 (19, 09, 95),		$\frac{1}{2}$			
区欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。			
もの 「E」国際出版 以後先権: 「L」優先権: 文献(ま) 「O」口頭に、	のカテゴリー 車のある文献ではなく、一般的技術水準を示す 頭目前の出願または特許であるが、国際出顧日 公表されたもの 主張に疑義を提起する文献又は他の文献の発行 くは他の特別な理由を確立するために引用する 理由を付す) よる開示、使用、展示等に言及する文献 頭目前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献				
国際調査を完立	了した日 21.09.2000	国際調査報告の発送日 03.10.00				
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官(権限のある職員) 矢島 伸一 電話番号 03-3581-1101	5T 3053			

C (続き)	C (続き) 関連すると認められる文献					
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号				
$\frac{Y}{A}$	JP, 2000-183663, A (日本電気株式会社) 30. 6月. 2000 (30. 06. 2000), ファミリーなし	$\frac{1-3}{4}$				
Y	US, 5815038, A (Mitsubishi Denki Kabushiki Kaish a) 29. 9月. 1998 (29. 09. 98) &DE, 1961 6803, A&FR, 2733646, A&JP, 09-1626 56, A	1-2				
		-				
,						